Câu hỏi:

29/09/2025 14 Lưu

If “clk” and “clear” are two inputs of a counter module, which of the following event expressions must be used if we want to implement asynchronous clear (assuming “clear” is active low, active high edge of “clk” signal is used for counting, and single “always” block is used for the implementation)?

A.

always @(negedge clear)

B.

always @(posedge clk or negedge clear)

C.

always @(posedge clk)

D.

None of these

Quảng cáo

Trả lời:

verified Giải bởi Vietjack

Chọn đáp án B.

CÂU HỎI HOT CÙNG CHỦ ĐỀ

Câu 1

A.

None of the above

B.

Suspend simulation

C.

End simulation

D.

Exit simulator

Lời giải

Chọn đáp án D.

Câu 2

A.

9

B.

Invalid expression

C.

6

D.

27

Lời giải

Chọn đáp án D.

Câu 3

A.

It cannot be determined exactly how many times the value of ‘x’ will be printed

B.

The simulation will print the current value of ‘x’ 15-times

C.

The simulation will print the current value of ‘x’ 13-times

D.

The simulation will always display 15 as the value of ‘x’

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Câu 6

A.

All of the above

B.

A variable index used at the RHS of an “assign” statement generates a multiplexer whereas usage of it at the LHS results in a decoder

C.

The “assign” statement can be used to implement both combinational as well as sequential circuits

D.

The use of conditional operator in an “assign” statement always results in a multiplexer

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP