Trong VHDL thì lệnh s4 <= std_logic_vector(to_unsigned(5,4));thì:

A.Gán tín hiệu u3 cho s3.

B.Chuyển đổi dữ liệu của u3 thành kiểu std_logic_vector rồi gán cho tín hiệu s3

C.Gán tín hiệu s3 cho u3.

D.Chuyển đổi dữ liệu của s3 thành kiểu std_logic_vector rồi gán cho tín hiệu u3

A. =

B.--

C.<=

D.:=

A.Mảng 1 chiều với các phần tử là Boolean

B.Mảng 1 chiều với các phần tử là bit.

C.Mảng 2 chiều với các phần tử là bit

D.Mảng 1 chiều với các phần tử là integer

A.Dấu '/'

B.Hai dấu '//'

C.Dấu ';'

D.Hai dấu '--'

A.Số nguyên Integer.

B.Bit và bit_vector.

C.Số nguyên Integer.

D.Boolean.

A.64

B.32

C.8

D.16