Trong VHDL thì lệnh a <= ((7|5) => '1', 6|4|3|2|1|0=>'0'); có chức năng:

A.&

B.||

C.AND

C.&&

A.Chứa hằng số cho phép thay đổi giá trị

B.Không có giá trị gì.

C.Để lưu các biến

D.Chứa hằng số không đổi

A.Dây dẫn để kết nối các tín hiệu.

B.Hằng số.

C.Ô nhớ để lập trình trừu tượng.

D.Biến chứa dữ liệu.

A.3 toán tử.

B.6 toán tử.

C.4 toán tử.

D.5 toán tử.

A.Được khai báo và dùng trong process

B.Được khai báo và dùng trong kiến trúc.

C.Được khai báo và dùng trong package

D.Được khai báo và dùng trong entity

A.Gán bit 1 cho 5 hoặc 7 và và gán tất cả bằng 0.

B.Gán bit 5 hoặc 7 cho 1 và gán tất cả bằng 0.

C.Gán bit 5 và 7 cho 0 và gán tất cả bằng 0.

D.Gán bit 5 và 7 cho 1 và gán tất cả bằng 0.