Trong VHDL thì trạng thái U của loại dữ liệu std_logic có nghĩa là:

A.4 là hằng số cần chuyển và 4 là giới hạn số bit.

B.5 là hằng số cần chuyển và 4 là giới hạn số bit.

C.4 là hằng số cần chuyển và 5 là giới hạn số bit.

D.5 là hằng số cần chuyển và 5 là giới hạn số bit.

A.Gán tín hiệu u3 cho s3.

B.Chuyển đổi dữ liệu của u3 thành kiểu std_logic_vector rồi gán cho tín hiệu s3

C.Gán tín hiệu s3 cho u3.

D.Chuyển đổi dữ liệu của s3 thành kiểu std_logic_vector rồi gán cho tín hiệu u3

A. =

B.--

C.<=

D.:=

A.Hằng số.

B.Ô nhớ để lập trình trừu tượng.

C.Dây dẫn để kết nối các tín hiệu.

D.Biến chứa dữ liệu.

A.Mảng 1 chiều với các phần tử là Boolean

B.Mảng 1 chiều với các phần tử là bit.

C.Mảng 2 chiều với các phần tử là bit

D.Mảng 1 chiều với các phần tử là integer

A.Dấu '/'

B.Hai dấu '//'

C.Dấu ';'

D.Hai dấu '--'

A.Số nguyên Integer.

B.Bit và bit_vector.

C.Số nguyên Integer.

D.Boolean.