Quá trình nào sau đây được sử dụng để tạo ra các lớp phủ bảo vệ hoặc lớp dẫn điện trên wafer?

A. Không có hạt bụi

B. 1 hạt bụi

C. 10 hạt bụi

D. 100 hạt bụi

A. Vi mạch TTL

B. Vi mạch CMOS

C. Vi mạch ECL

D. Vi mạch BiCMOS

A. Phủ lớp photoresist

B. Quá trình khắc

C. Phủ lớp bảo vệ

D. Làm sạch bề mặt

A. Việc thiết kế không phụ thuộc vào công nghệ sản xuất

B. Việc sử dụng công nghệ mới nhất cho mỗi dự án

C. Việc tối ưu hóa công nghệ sản xuất cho từng vi mạch

D. Việc chuyển đổi sang công nghệ khác khi cần thiết

A. Chạy dây chuyền sản xuất

B. Chế biến cơ học

C. Chế biến hóa học

D. Chế biến cơ học, hóa học và điện tử

A. Nguyên tắc Moore

B. Số lượng linh kiện sử dụng

C. Cấu trúc layout của vi mạch

D. Công nghệ sản xuất sử dụng

A. Met (m)

B. Nanomet (nm)

C. Centimet (cm)

D. Milimet (mm)