Which is not a correct method of specifying time scale in verilog?
100ns/110ps
1ns/1ps
100ns/100ps
10ns/1ps
Câu hỏi trong đề: 20+ câu trắc nghiệm Thiết kế hệ thống số dùng HDL có đáp án !!
Quảng cáo
Trả lời:
Giải bởi Vietjack
Chọn đáp án A.
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Đang tải chế độ Học...
Dành cho bạn Hot
CÂU HỎI HOT CÙNG CHỦ ĐỀ
Câu 1
9
Invalid expression
6
27
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Chọn đáp án D.
Câu 2
A. A latch will be generated for the output "a"
B. The synthesis tool will give an error
C. A combinational circuit implementing an AND function will be generated
D. A combinational circuit implementing a XOR function will be generated
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Chọn đáp án D.
Câu 3
The “assign” statement implements continuous assignment between the expression specified on the right-hand side and a “net” type variable specified on the left-hand side
The “assign” statement implements continuous assignment between the expression specified on the right-hand side and a “reg” type variable specified on the left-hand side
None of these
The “assign” statement can be used to model a latch, which is a sequential circuit
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Bạn cần đăng ký gói VIP ( giá chỉ từ 250K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.
Câu 4
All of the above
A variable index used at the RHS of an “assign” statement generates a multiplexer whereas usage of it at the LHS results in a decoder
The “assign” statement can be used to implement both combinational as well as sequential circuits
The use of conditional operator in an “assign” statement always results in a multiplexer
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Bạn cần đăng ký gói VIP ( giá chỉ từ 250K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.
Câu 5
The synthesize system will generate a wire for result
A combinational circuit will be generated
None of the above
A sequential circuit with a storage element for result will be generated
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Bạn cần đăng ký gói VIP ( giá chỉ từ 250K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.
Câu 6
A. 00100110
B. 00111110
C. 01111110
D. None of these
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Bạn cần đăng ký gói VIP ( giá chỉ từ 250K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.
Câu 7
None of the above
Suspend simulation
End simulation
Exit simulator
Đăng nhập để xem lời giải
Lưu tiến độ và luyện tập hiệu quả hơn. Hoàn toàn miễn phí!
Lời giải
Bạn cần đăng ký gói VIP ( giá chỉ từ 250K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.
Đăng ký để học cùng Vietjack. Hoàn toàn miễn phí!
Bằng việc đăng ký, bạn đồng ý với Điều khoản sử dụng và Chính sách bảo mật của Vietjack.
Nhắn tin Zalo
Hỏi bài tập