Câu hỏi:

25/07/2022 2,825

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 10 + 4

B. 13 + 9 + 5

C. 14 + 9 + 4

D. 14 + 10 + 4

Xem lời giải

Câu hỏi trong đề: 1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án !!

Bắt đầu thi

Quảng cáo

Trả lời:

Giải bởi Vietjack

Chọn đáp án A

Hot: Đăng kí gói VIP VietJack thi online kèm đáp án chi tiết không giới hạn toàn bộ website (chỉ từ 199k). Đăng kí ngay

Sách thầy cô Vietjack biên soạn:

Xem thêm »

CÂU HỎI HOT CÙNG CHỦ ĐỀ

Câu 1

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Lời giải

Chọn đáp án A

Câu 2

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

A. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

B. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

C. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

D. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần

Lời giải

Chọn đáp án C

Câu 3

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 2n x m bit

C. 2m x n byte

D. 2n x m byte

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Câu 4

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Câu 5

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

A. Bộ nhớ chính chia thành các block nhớ

B. Cache chia thành các line nhớ

C. Bộ nhớ chính chia thành các line nhớ

D. Kích thước line bằng kích thước block

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Câu 6

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 8 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 32K x 8 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 16 bit để có modul nhớ 16K x 16 bit

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Câu 7

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5

B. 13 + 10 + 4

C. 14 + 11 + 2

D. 14 + 10 + 3

Lời giải

Bạn cần đăng ký gói VIP ( giá chỉ từ 199K ) để làm bài, xem đáp án và lời giải chi tiết không giới hạn.

Nâng cấp VIP

Xem thêm các câu hỏi khác »

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

CHỌN BỘ SÁCH BẠN MUỐN XEM

Đăng ký

Đăng nhập

Quên mật khẩu