1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 5

287 người thi tuần này 4.3 95.8 K lượt thi 50 câu hỏi 60 phút

🔥 Đề thi HOT:

3154 người thi tuần này

2550 câu hỏi trắc nghiệm Tin học đại cương có đáp án (Phần 1)

139.2 K lượt thi 50 câu hỏi

1787 người thi tuần này

700 Câu hỏi trắc nghiệm Excel có đáp án (Phần 1)

58.4 K lượt thi 50 câu hỏi

1712 người thi tuần này

500+Câu hỏi trắc nghiệm quản trị cơ sở dữ liệu có đáp án - Phần 1

53.1 K lượt thi 50 câu hỏi

1638 người thi tuần này

630 câu hỏi trắc nghiệm môn Mạng máy tính có đáp án - Phần 6

106.4 K lượt thi 30 câu hỏi

1552 người thi tuần này

250 Câu hỏi trắc nghiệm Javascript, CSS, HTML có đáp án - Phần 3

41.2 K lượt thi 49 câu hỏi

1303 người thi tuần này

1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 1

96.5 K lượt thi 50 câu hỏi

1243 người thi tuần này

300 Câu hỏi trắc nghiệm lập trình Java có đáp án - Phần 1

37.5 K lượt thi 50 câu hỏi

1194 người thi tuần này

1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 10

96.4 K lượt thi 50 câu hỏi

Nội dung liên quan:

150 câu trắc nghiệm Mạng không dây có đáp án

15557 lượt thi

10 đề

500 câu trắc nghiệm Nguyên lí hệ điều hành có đáp án

58059 lượt thi

11 đề

170 câu trắc nghiệm Bảo mật an ninh mạng có đáp án

25242 lượt thi

9 đề

170+ câu trắc nghiệm Cơ sở dữ liệu Oracle có đáp án

5610 lượt thi

7 đề

200 Câu hỏi trắc nghiệm Hệ điều hành Windows có đáp án

14564 lượt thi

4 đề

350 Câu hỏi trắc nghiệm Hệ điều hành Linux có đáp án

27862 lượt thi

7 đề

2550 câu hỏi trắc nghiệm Tin học đại cương có đáp án

136233 lượt thi

21 đề

150 câu hỏi trắc nghiệm Phần cứng máy tính có đáp án

10570 lượt thi

3 đề

550+ Câu hỏi trắc nghiệm lập trình cơ sở dữ liệu SQL có đáp án

23034 lượt thi

4 đề

Danh sách câu hỏi:

Câu 1:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất

Xem đáp án

Câu 2:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

A. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

B. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

C. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

D. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần

Xem đáp án

Câu 3:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

A. SRAM 4K x 8 bit

B. DRAM 4 K x 8 bit

C. SRAM 2K x 8 bit

D. DRAM 2 K x 8 bit

Xem đáp án

Câu 4:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

A. SRAM 8K x 16 bit

B. DRAM 8K x 16 bit

C. SRAM 64M x 16 bit

D. DRAM 64M x 16 bit

Xem đáp án

Câu 5:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

A. Chứa các chương trình và dữ liệu dưới dạng thư viện

B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

D. Được đánh địa chỉ trực tiếp bởi bộ xử lý

Xem đáp án

Câu 6:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

A. Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành

B. BNC do bộ xử lý đánh địa chỉ trực tiếp

C. Có những loại máy tính không có BNC

D. Các ngăn nhớ không tổ chức theo byte

Xem đáp án

Câu 7:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Xem đáp án

Câu 8:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

B. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ

C. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

D. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính

Xem đáp án

Câu 9:

Khi CPU truy nhập cache, có hai khả năng sau:

A. Trượt cache, trúng cache

B. Sai cache, đúng cache

C. Trên cache, dưới cache

D. Trong cache, ngoài cache

Xem đáp án

Câu 10:

Cache hoạt động nhờ vào nguyên lý:

A. Nguyên lý hoạt động của máy tính

B. Nguyên lý điều khiển ghi dữ liệu

C. Nguyên lý điều khiển đọc dữ liệu

D. Nguyên lý định vị tham số bộ nhớ

Xem đáp án

Câu 11:

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

A. Bộ nhớ chính chia thành các block nhớ

B. Cache chia thành các line nhớ

C. Bộ nhớ chính chia thành các line nhớ

D. Kích thước line bằng kích thước block

Xem đáp án

Câu 12:

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

A. Xác định block nào của bộ nhớ chính đang ở trong line

B. Xác định cache có dung lượng bao nhiêu

C. Xác định line có dung lượng bao nhiêu

D. Xác định cache có bao nhiêu line

Xem đáp án

Câu 13:

Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:

A. Trực tiếp, liên kết hoàn toàn, liên kết tập hợp

B. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp

C. Liên kết tập hợp, liên kết phần tử, gián tiếp

D. Trực tiếp, liên kết phần tử, liên kết gián đoạn

Xem đáp án

Câu 14:

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Xem đáp án

Câu 15:

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Xem đáp án

Câu 16:

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

A. Tag + Word + Set

B. Tag + Word

C. Tag + Set + Word

D. Tag + Set

Xem đáp án

Câu 17:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5

B. 13 + 10 + 4

C. 14 + 11 + 2

D. 14 + 10 + 3

Xem đáp án

Câu 18:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 13 + 3

B. 11 + 14 + 2

C. 12 + 13 + 4

D. 12 + 12 + 3

Xem đáp án

Câu 19:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 11 + 5

B. 12 + 11 + 4

C. 12 + 12 + 3

D. 11 + 12 + 4

Xem đáp án

Câu 20:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2

B. 12 + 12 + 2

C. 24 + 4

D. 24 + 2

Xem đáp án

Câu 21:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2

B. 14 + 10 + 2

C. 23 + 3

D. 24 + 2

Xem đáp án

Câu 22:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 10 + 4

B. 13 + 9 + 5

C. 14 + 9 + 4

D. 14 + 10 + 4

Xem đáp án

Câu 23:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 12 + 4

B. 13 + 11 + 4

C. 14 + 10 + 4

D. 13 + 9 + 6

Xem đáp án

Câu 24:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 8 + 5

B. 13 + 7 + 6

C. 14 + 7 + 5

D. 14 + 8 + 6

Xem đáp án

Câu 25:

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

A. Line -> Tag -> Word

B. Line -> Word -> Tag

C. Tag -> Line -> Word

D. Tag -> Word -> Line

Xem đáp án

Câu 26:

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

A. Word -> Set -> Tag

B. Set -> Word -> Tag

C. Set -> Tag -> Word

D. Word -> Tag -> Set

Xem đáp án

Câu 27:

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. Không có thuật toán

B. Ánh xạ trực tiếp không có thuật toán thay thế

C. Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

D. Cả b và c đều đúng

Xem đáp án

Câu 28:

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

A. Ngẫu nhiên, FIFO, LRU, LFU

B. Ngẫu nhiên, LIFO, LRU, LFU

C. Ngẫu nhiên, FIFO, LFU, LTU

D. Ngẫu nhiên, LIFO, LTU, LVU

Xem đáp án

Câu 29:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

A. Write through: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều đúng

D. Cả a và b đều sai

Xem đáp án

Câu 30:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

A. Write back: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều không đúng

D. Cả a và b đều đúng

Xem đáp án

Câu 31:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. FIFO là TT thay đi block mới nhất trong các block hiện nay

B. LRU là TT thay đi block có tần suất truy nhập ít nhất

C. LFU là TT thay đi block truy nhập gần đây ít nhất

D. Tất cả đều sai

Xem đáp án

Câu 32:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. FIFO là TT thay đi block cũ nhất trong các block hiện nay

B. FIFO là TT thay đi block có tần suất truy nhập ít nhất

C. LRU là TT thay đi block truy nhập gần đây ít nhất

D. Random là TT thay đi block ngẫu nhiên

Xem đáp án

Câu 33:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. LIFO là TT thay đi block cũ nhất trong các block hiện nay

B. LTU là TT thay đi block có tần suất truy nhập ít nhất

C. LVU là TT thay đi block truy nhập gần đây ít nhất

D. Tất cả đều sai

Xem đáp án

Câu 34:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. TT Random cho tỉ lệ cache hit thấp nhất

B. TT LRU cho tỉ lệ cache hit cao nhất

C. TT FIFO cho tỉ lệ cache hit cao nhất

D. TT LFU cho tỉ lệ cache hit tương đối cao

Xem đáp án

Câu 35:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 4K x 4 bit để có modul nhớ 8K x 4 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 4K x 4 bit để có modul nhớ 4K x 8 bit

Xem đáp án

Câu 36:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Xem đáp án

Câu 37:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D. 32K x 4 bit để có modul nhớ 32K x 16 bit

Xem đáp án

Câu 38:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 4K x 8 bit

B. 4K x 2 bit để có modul nhớ 4K x 8 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 8K x 2 bit để có modul nhớ 16K x 2 bit

Xem đáp án

Câu 39:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 2K x 4 bit để có modul nhớ 4K x 4 bit

B. 2K x 4 bit để có modul nhớ 4K x 8 bit

C. 2K x 4 bit để có modul nhớ 2K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 4 bit

Xem đáp án

Câu 40:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 8 bit để có modul nhớ 64K x 16 bit

D. 32K x 8 bit để có modul nhớ 64K x 8 bit

Xem đáp án

Câu 41:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Xem đáp án

Câu 42:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 8 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 32K x 8 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 16 bit để có modul nhớ 16K x 16 bit

Xem đáp án

Câu 43:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

A. 8K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 8 bit để có modul nhớ 16K x 16 bit

Xem đáp án

Câu 44:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 8K x 16 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 8 bit

Xem đáp án

Câu 45:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 2n x m bit

C. 2m x n byte

D. 2n x m byte

Xem đáp án

Câu 46:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 22n x m bit

C. 22m x n bit

D. 2n x m bit

Xem đáp án

Câu 47:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 22m x n bit

B. 22n x m bit

C. 22m x n byte

D. 22n x m byte

Xem đáp án

Câu 48:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 22n x m bit

C. 22m x n bit

D. 2n x m bit

Xem đáp án

Câu 49:

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

A. Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại

B. Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại

C. Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại

D. Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại

Xem đáp án

Câu 50:

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

A. Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập

B. Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập

C. Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập

D. Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập

Xem đáp án

4.3

6 Đánh giá

67%

17%

1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 5

🔥 Đề thi HOT:

2550 câu hỏi trắc nghiệm Tin học đại cương có đáp án (Phần 1)

700 Câu hỏi trắc nghiệm Excel có đáp án (Phần 1)

500+Câu hỏi trắc nghiệm quản trị cơ sở dữ liệu có đáp án - Phần 1

630 câu hỏi trắc nghiệm môn Mạng máy tính có đáp án - Phần 6

250 Câu hỏi trắc nghiệm Javascript, CSS, HTML có đáp án - Phần 3

1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 1

300 Câu hỏi trắc nghiệm lập trình Java có đáp án - Phần 1

1000+ Câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 10

Nội dung liên quan:

150 câu trắc nghiệm Mạng không dây có đáp án

500 câu trắc nghiệm Nguyên lí hệ điều hành có đáp án

170 câu trắc nghiệm Bảo mật an ninh mạng có đáp án

170+ câu trắc nghiệm Cơ sở dữ liệu Oracle có đáp án

200 Câu hỏi trắc nghiệm Hệ điều hành Windows có đáp án

350 Câu hỏi trắc nghiệm Hệ điều hành Linux có đáp án

2550 câu hỏi trắc nghiệm Tin học đại cương có đáp án

150 câu hỏi trắc nghiệm Phần cứng máy tính có đáp án

550+ Câu hỏi trắc nghiệm lập trình cơ sở dữ liệu SQL có đáp án

Danh sách câu hỏi:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Khi CPU truy nhập cache, có hai khả năng sau:

Cache hoạt động nhờ vào nguyên lý:

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

CHỌN BỘ SÁCH BẠN MUỐN XEM

Đăng ký

Đăng nhập

Quên mật khẩu