500+ câu trắc nghiệm Kiến trúc máy tính có đáp án - Phần 13

A. Hầu hết đã được viết sẵn và được phép sử dụng.

B. Địa chỉ của các chương trình này phải được đặt ở một vùng xác định là bảng vector ngắt nằm trong bộ nhớ chính.

C. Là những chương trình ngắn gọn đơn giản.

D. Kết hợp cả 2 phương án (1) và (2).

A. Địa chỉ đoạn của đoạn nhớ chứa chương trình con phục vụ ngắt.

B. Địa chỉ vật lý của 1 chương trình con phục vụ ngắt.

C. Địa chỉ logic của 1 chương trình con phục vụ ngắt.

D. Địa chỉ offset của ô nhớ đầu tiên trong chương trình con phục vụ ngắt.

A. 2 PIC 8259 mắc song song.

B. 1 PIC 8259.

C. 2 PIC 8259 mắc nối tầng với nhau theo kiểu chủ-thợ.

D. 2 PIC 8259 mắc nối tiếp với nhau.

A. IRQ0 có mức ưu tiên cao nhất.

B. IRQ7 có mức ưu tiên cao nhất.

C. Các IRQ có mức ưu tiên ngang nhau.

D. Phương án trả lời khác.

A. Ghi nhận được 8 yêu cầu ngắt.

B. Cho phép chọn và phục vụ các yêu cầu ngắt theo mức ưu tiên.

C. Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQi.

D. Cho phép hoặc không cho phép các yêu cầu ngắt IRQi kích hoạt hệ thống ngắt.

A. Có 3 thanh ghi: điều khiển, dữ liệu và trạng thái.

B. Có nhiều hơn 3 thanh ghi.

C. Bao gồm thiết bị giao diện màn hình, thiết bị giao diện bàn phím, thiết bị giao diện đĩa cứng, đĩa mềm.

D. Có các thanh ghi đều được gán địa chỉ xác định.

A. Đặt bit thứ i của thanh ghi mặt nạ ngắt IMRi = 1 và xóa bit cờ ngắt IF của thanh ghi cờ trong CPU = 0.

B. Đặt bit thứ i của thanh ghi mặt nạ ngắt IMRi = 1 hoặc xóa bit cờ ngắt IF của thanh ghi cờ trong CPU = 0.

C. Đặt bit thứ i của thanh ghi mặt nạ ngắt IMRi = 1 và thiết lập bit cờ ngắt của thanh ghi cờ trong CPU = 1.

D. Đặt bit thứ i của thanh ghi mặt nạ ngắt IMRi = 1 hoặc thiết lập bit cờ ngắt của thanh ghi cờ trong CPU = 1.

A. Bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0.

B. Bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1.

C. Bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1 và các bit còn lại được đặt bằng 0.

D. Bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0 và các bit còn lại được đặt bằng 1.

A. Chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp.

B. Nhận 1 byte dữ liệu nối tiếp và chuyển thành dạng song song.

C. Nhận 1 byte dữ liệu dạng nối tiếp chuyển thành dạng song song và ngược lại.

D. Chuyển 1 byte dữ liệu (nhận từ CPU) dạng song song thành dạng nối tiếp, nhận 1 byte dữ liệu nối tiếp chuyển thành dạng song song và ngược lại, đồng thời tạo và nhận các tín hiệu bắt tay theo chuẩn RS-232.

A. INTA của PIC.

B. INT của PIC.

C. -SP/-EN.

D. Kết hợp (2) và (3).

A. 69h.

B. 70h.

C. 79h.

D. 80h.

A. 8 bit để xác định kích thước dữ liệu truyền.

B. 4 bit để xác định kích thước dữ liệu truyền.

C. 3 bit để xác định kích thước dữ liệu truyền.

D. 2 bit để xác định kích thước dữ liệu truyền.

A. Thiết bị ngoại vi chủ động khởi động quá trình vào/ra.

B. Thiết bị vào/ra chủ động khởi động quá trình vào/ra.

C. CPU hoặc thiết bị vào/ra chủ động khởi động quá trình vào/ra.

D. CPU chủ động khởi động quá trình vào/ra.

A. Bus dữ liệu.

B. Bus địa chỉ.

C. Bus điều khiển.

D. Bus dữ liệu và bus địa chỉ.

A. INT của PIC.

B. -SP/-EN.

C. IRQ của PIC.

D. Kết hợp (1), (2), (3).

A. 5 bits dữ liệu.

B. 6 bits dữ liệu.

C. 7 bits dữ liệu.

D. 8 bits dữ liệu.

A. Dữ liệu truyền.

B. Dữ liệu nhận.

C. Byte cao hệ số chia tốc độ truyền.

D. Byte thấp hệ số chia tốc độ truyền.

A. Cấm yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng.

B. Cho phép yêu cầu ngắt IRQ7 kích hoạt hệ thống ngắt cứng.

C. Cấm yêu cầu ngắt IRQ7 và cho phép 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng.

D. Cho phép yêu cầu ngắt IRQ7 và cấm 7 yêu cầu ngắt còn lại kích hoạt hệ thống ngắt cứng.

A. EFh.

B. F7h.

C. 10h.

D. 08h.

A. Phương pháp vào/ra do CPU chủ động.

B. Phương pháp vào/ra do thiết bị ngoại vi chủ động.

C. Phương pháp vào/ra có độ tin cậy cao.

D. Phương pháp vào/ra có thăm dò (kiểm tra trạng thái phím nhấn).

A. E0h.

B. 1Fh.

C. 11h hoặc E0h.

D. 11h hoặc F1h.

A. 01h, 04h, 08h.

B. 01h, 02h, 03h, 04h.

C. 02h, 04h, 06h, 08h.

D. 01h.

A. 4 bits dữ liệu

B. 5 bits dữ liệu

C. 6 bits dữ liệu

D. 7 bits dữ liệu

A. Dữ liệu

B. Byte cao của hệ số chia tốc độ truyền

C. Byte thấp của hệ số chia tốc độ truyền

D. Hệ số chia tốc độ truyền

A. 24 chân tín hiệu

B. 24 chân tín hiệu với 8 chân tín hiệu dữ liệu, 16 chân tín hiệu địa chỉ

C. 16 chân tín hiệu

D. 16 chân tín hiệu với 8 chân tín hiệu dữ liệu